⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60 - 181778

@Int_Cl_1

識別記号

庁内整理番号

❷公開 昭和60年(1985)9月17日

G 09 F 9/30

6615-5C

審査請求 未請求 発明の数 2 (全23頁)

❷発明の名称 ゙ フラットハネルデイスプレイとその製法

②特 願 昭60-16367

愛出 願 昭60(1985)1月30日

優先権主張 1984年2月1日39イギリス(GB) 198402654

砂発 明 者 ジョン・ディヴィッ

イギリス国、ウスターシャー・ダヴリユ・アール・14・

3・エル・ジー、マルヴアーン、プールブルツク、ブリテ

ン・ドライブ・20

砂発 明 者 エイドリアン・レナー

ド・メアーズ

ド・ベンジヤミン

イギリス国、グロウスターシャー・ジー・エル・53・〇・

ピー・エー、チェルトナム、レツクハンプトン、コラム・

エンド・ライス・21

の出願人 イギリス国

イギリス国、ロンドン・エス・ダブリユ・1・エイ・2・

エイチ・ビイ、ホワイトホール(番地なし)

②代理人 弁理士川口 義雄 最終頁に続く

明 和 都

1. 発明の名称

フラツトパネルデイスプレイとその製法

2 特許請求の範囲

(1) 対応する画案電極に対し献動信号を印加するための多数の電子成分と共に、電極支持基板の間に配置された電気的に応答する光学媒体を有し、電極は多数の画案を形成する形状とされている種類のフラントパネルディスプレイであつて、前配電子成分が単結晶半導体材料を物理的に分離したエレメントであり、電極支持基板の間に配置されているの際接する画案電極に連結して配列されていることを特徴とするディスプレイ。

(2) 単結品材料のエレメントがパーであることを特徴とする、特許別求の範囲第1項に配戦のディスプレイ。

(3) 単結晶材料のエレメントがチップであるこ

とを特徴とする、特許請求の範囲第3項に記載の デイスプレイ。

(4) 各チップが複数の画案制御電極と重合しか つこれに連結されており、各々の画案制御電極を 制御する働きをすることを特徴とする、特許請求 の範囲第3項に配収のディスプレイ。

(6) エレメントが観極支持基板の間で構造的な スペーサとしての働きをしていることを特徴とす る、以上の特許請求の範囲の何れかに配収のディ スプレイ。

(6) 一方の基板の電極が半導体エレメントに容 量結合されていることを特徴とする、以上の特許 請求の範囲の何れかに配数のディスプレイ。

(7) X-Yマトリックスアドレス式ディスプレイであつて、一方の電価支持基板が画象制御電価を有しており、かつXとYのアドレス用の電価も有していることを特徴とする、以上の特許的求の範囲の何れかに配収のディスプレイ。

持開昭60-181778(2)

(8) 対応するアドレス電極の連続性を完成する 機絡リンクをそれぞれ含むチップエレメントから 成ることを特徴とする、特許額求の範囲第7項に 記載のディスプレイ。

(9) 機筋リンクが昇圧増幅器を含むことを特徴 とする、特許前求の範囲無 8 項に配収のデイスプ レイ。

00 各々のXまたはYTドレス電極がチップの
1 つの行(または列) に連絡されると共に、次の

解接するチップの行(または列) にも連結されて

おり、機絡リンクは各対の関接するチップの中に

含まれて交番で連続性を与える経路を提供してい

ることを特徴とする、特許請求の範囲第8項また

は第9項に配収のディスプレイ。

00 データアドレス式デイスプレイであつて、 一方の電極支持基板が耐柔制御電極と共にデータ アドレス用の電極も有しており、各半導体エレメ ントはアドレス認識用の回路を含んでいることを 特徴とする、特許翻求の範囲第1項から第6項の 何れかに配収のディスプレイ。

03 各エレメントが周波数またはパルスコード 変調したアドレスに応答することを特徴とする、 特許請求の範囲第11項に配収のディスプレイ。

63 各エレメントが単一のアドレス以上のもの 化応答するチップであり、チップのライン、プロ ックまたはパターンが同時に1アドレスに応答で きるように複数のチップが共通して少なくとも1 つのアドレスを有していることを特徴とする、特 許耐水の範囲部11項または第12項に配数のディスプレイ。

00 エレメントからエレメントへとデータを移転するため隣接するエレメント間にカップリングを含んでいることを特徴とする、特許請求の範囲 第11~13項の何れかに配数のディスプレイ。

G 各エレメントがチップであり、チップは行 に配列されており、各行がその中のチップをアド

レスするためのエンコーダを有していることを特 欲とする、特許闘求の範囲第11項から第14項 に配載の何れかに記載のディスプレイ。

08 各行がその両端部に1つずつ、1対のエンコーダを有しているととを特徴とする、特許請求の範囲第15項に配載のディスプレイ。

an 各エレメントが複製回路と、同一の機能を 送行するビックアップ電極パットとを含んでいる ことを特徴とする、以上の特許請求の範囲の何れ かに記載のディスプレイ。

08 各エレメントがアドレス個号または面素駆動信号に応答する回路機構を含んでおり、そとから電力を抽出してエレメント内に組込まれた他の回路機構を作動することを特徴とする、以上の特許球の範囲の何れかに配駄のデイスブレイ。

69 特許別求の範囲第1項に配収のデイスプレイを製造する方法であつて、半導体ウェーハの姿面に同様の回路を多数形成し、ウェーへ会面の上

に不活性化層を形成し、ウエーハ内に前記同様の 回路を陥離するために、ウエーハ内に埋込まれた エッチング止め層に達する深さまで延びる群を形成する段階と、ウエーハの反対側からパルク半導 体材料を除去する段階と、エッチング止め層を除 去して同様の回路を分離し、多数の半導体エレメ ントを形成する段階とから成ることを特徴とする 方法。

20 分離した回路を真空チャックの助けにより 支持基板に移転する段階をさらに含むことを特徴 とする、特許額求の範囲第19項に配収の方法。

如 実空チャックがシリコンに穴をあけた吸引 面を有することを特徴とする、特許請求の総囲第 2 0 項に記載の方法。

の 同様の回路を分離する前に、ウェーへ面を エラストマ製支持材の上に装着する段階と、同様 の回路を分離した後、エラストマ製支持材を伸及 して当該回路の間隔を拡げる段階と、回路を支持

特開昭60-181778 (3)

基板に移転する段階とをさらに含むことを特徴と する、特許訓求の短囲第19項に配収の方法。

四 球似性のある接着剤によつて回路が支持基板に接着され、余類の接着剤を除去する間回路が保護マスクとして使用されることを特徴とする、 特許崩水の範囲別19項から第22項の何れかに 配配の方法。

CQ エラストマ製支持材の設面はその上にマス クパターンを有しており、ウエーへがマスクパタ ーンの上に来るように支持材上に装符された後、 マスクパターンがエラストマ製支持材の伸投によ つて拡大されて、その後電優を形成するためのマ スクとして使用されることを特徴とする、特許的 求の範囲第22項に記載の方法。

四 移転された回路がそれと整列した電極を形成する際に使用され、その後、ホトレジスト被役を有する金属化基板を提供する段階と、移転された回路を被役基板の上にこれと接して配置する段

階と、移伝された回路を投い角度で照光して連続的なシャドーを形成する段階と、移伝された回路を2 関 を 関方にすらせる段階と、移伝された回路を2 関 めに 服光して別の連続的なシャドーを形成する段階と、ホトレジストを現像して共通するシャドー に対応する面積を決定する段階と、バターン化 れたホトレジストを耐エッチングマスクとして 用いながら 電極を形成する段階とが送行されることを特像とする、特許別求の範囲第22項または第24項に配帳の方法。

3. 発明の詳細な説明

本発明は平担パネルディスプレイと、その製造 に適合する方法とに係る。本発明は特に、 図表や 情報を設示するための、電気的にアドレス可能な パネル、およびテレビ用ディスプレイスクリーン にも関係する。より詳細に貫うと、本発明は半導 体デバイス成分を組入れたフラットパネルディス プレイで、ディスプレイの対応する面像エレメン

ト(画家) に対して駆動倡号を印加するのを、その各々の成分が制御および/または維持する型式のものに係る。

とれまでフラットパネルデイスプレイの構成は 2つの主な方法のりち何れかで行なわれて来た。

その1つめの方法は、デイスプレイパネルの後部電極支持用基板として単結晶半導体材料、通常はシリコンのウェーハを用いる方法である。 画祭制御デバイスはこの構造と一体化される。 腕時計サイズのデイスブレイは、 これまでこの方法を用いて製作されている。 資径20 cmのシリコンウェーハを用いる広面殺パネルが現在開発中である。 このモノリシンク構成技術もかなり進歩しているとは旨りものの、いくつか欠点がある。 直径20 cmのウェーハを処理するのは、 結晶の均一性、 かることから、 出職な上に高価にもつく。 さらに、 必要なシリコンの面徴がパネルディスプレイの面

数より大きくなるので、大量の半導体材料が要求される。(「480×480エレメントの重クロム表示色素MOS LCD」、R. Kasabara et al,
Society for Information Display XIV 1983, Library
of Congress Card 1675-642555 参照)。

第2の方法では、海線トランジスタ技術を用いる。すなわち後部基板は多結晶質または非晶質のシリコンを含み、その中にトランジスタが含まれるのである。多結晶質シリコンで作られるデバイスは特性が劣るため、特に逆方向バイアスしたpn 接合の漏れに関して問題点が生じる。この技術を用いて製造されているディスプレイは、通常を用いて製造されているディスプレイは、でのうちほとんどの画素は動作しているというものの全部ではない。10°単位の画素で動作するディスプレイを達成するとなれば、大幅な改良が必要となるであろうし、多くの重大な問題を解決する必要があろう。(「平担パネルディスプレイ用

特開昭60-181778(4)

シリコンTFT」、F. Morin, Proceedings of the 14th Conference (1982 International) on Solid State Davices, Tokyo 1980; Japanese Journal of Applied Physica 22(1983) Supplement 22-1 pp 481-485 参照。pp 487-500 に他の鍛者によ る関連論文あり)。

ここに 開示される 発明は、上に 観略を示した ものに 代わる 構成のフラットパネルディスプレイを お供する。

本発明によれば、電気的に応答可能な光学媒体の両個に1つずつの電極支持恭板と、対応する面素電極に対する駆動信号の印加を制御するための多数の電子的成分とから成り、前配恭板に支持される電極が多数の画景を形成するべく形造られている型式のフラットパネルディスプレイが提供され、その特徴は、前配電子成分が単結晶半導体材料の物理的に別個のエレメントとして契現されて
シリ、これらのエレメントは電板支持基板の間に

配置されかつ各ェレメントを1つまたはそれ以上 の段扱する酶象質低化連結して配列されているこ とにある。

本発明では、単結晶材料を使用して得られる利益はそのまま保つているが、それと同時に、デイスプレイ面積より大きな面積の半導体材料を処理するというこれまであつた欠点を克服している。各エレメントは単結晶材料であるためには良好を特別を必要技術が採用できる上、成分には良好を特性を与えるとかできる。このデイスプレイはの単結晶シリコン上に装着されたデイスブレイのの単結晶シリコン上に装着されたデイスブレイのの単結晶シリコン上に装着されたデイスブレイのの単結晶シリコン上に装着されたデイスブレイののがはなるのでコストはずつと低くなるのでコストはずつと低くなる。ちら成でディスプレイは使用可能であるが、それは耐酸を受けるエレメントの面積が、デイスプレイ面積を受けるエレメントの面積が、デイスプレイ面積を使のごく小部分だけであるためである。また

フラットパネルデイスブレイの構成が平担である ことも、必ずしも必要ではない。この方法のもつ 柔軟性によつて、平担でない表面、例えば自動車 や航空機の風防ガラス上にも構成することが可能 になるのである。

フラットパネルディスプレイは、 単結晶半導体 材料のパーを含んでも良く、各々のパーは多くの 解接する画業エレメントの上に延びる。 解接する パーとパーは、 それらの伸長方向に 直角の方向に 間陥をあけて配置される。 このようなディスプレ イの場合、 長さは檫成の目的で使用されるウエー への大きさに創設されるが、 直交寸法ではかなり の自由が許される。

あるいはまた、フラットパネルデイスプレイは 単結晶半導体材料のチップを含んでも良く、これ らのチップは規則的な二次元アレーに配列される。 この場合、デイスプレイの長さおよび幅の寸法の 選択には自由数量が許される。チップは各々が単 独の対応する画衆電板に重合してこの電板のみを制御する働きをする、といつた単純な設計とすることができる。しかし、集徴回路の設計やデイスプレイを支持するドライブおよびアドレス回路でするドライブおよびアドレス回路では、複雑性が増した場合、テップは例表電低を開発をさいして配列されて、これらの電極を同時をといくらかできるの時報の変化のみをディスプレイに送るだけで良い。テップはまた、例えなどとができるがで、サップによったので、アップによったがでは、相当の情報処理能力をもつようになることができるだけで良い。テップはまた、例えなどの画像の処理もいくらか行なうことができる。

各エレメント、つまりパーまたはチップの厚さをカプセル密封した媒体の厚さと関和するように 選択したと仮定とすると、さらに別の利点が得られる。こうすると各エレメントはスペーサとして

特開昭60-181778(5)

作用して、フラットパネルの厚さを均一に維持するのを助けると共に、パネルに対し剛性という、 広面様パネルにおいて特に重要な性質を加えることができるのである。

次化本発明の2,3の実施腹根について、例示 的な意味で説明することにする。

第1図と第2図には、X-Y多重式パーエレメントフラットパネルデイスプレイ1が示されている。これら2つの図と、模型的制御回路を示す第3図とを参照すると、このデイスプレイ1は間隔をあけて互いに対して平行に配置された電板支持をある。5を、カプセル封じした感慨性の旋体光学体体7、この例では被晶材料の媒体の両側に含んでいることが分かる。一方の電極構造、すなわち遊板3上の構造3とは多数の個別方形画景電極PL、PRに細分されている。他方の電極構造、すなわち遊板5上の構造5とは、連続的である。多数の細長い条片9、つまり単結晶シリコン半導

体材料のバーが、画素電極の表面上に配列されて ある。これらの糸片は互いに平行に配置されてお り、画索のピッチの2倍の削陥をあけている。各 条片9はYの方向に伸びて、その両側に辟扱して 位かれている画名電板PL、PRの各々の画教の 一部分と瓜合している。各条片9は基板3と5の 間に位置し、スペーサとしての働きをする。各パ - 9 の上表面は金銭被優11を支持する。この被 獲11と連続電板構造 5 E との間には、効率の良 い電気的接触が与えられている。導電性の粒子を 含むにかわ、あるいは金属飲ろう13、例えばイ ンジウムがこの接触を与える役割をしている。こ れは半導体パー9に対して、効果的なアースを与 えることを目的とするものである。各パー9の下 表面には投点パッドが組込まれており、これには 画素電板PL、PRと接触するパツトPL、PR および下側の電極構造 3 E に形成されたXアドレ ス電極XL、XRと接触するパツドXL、XRが

ある。これらのパッドPL'、PR'、XL'、XR'と 対応する基板電板PL、PR、XL、XRとの間 の接触は、金属軟ろうであるインジウム片 15 化 より完全にされている。各シリコンパー9には共 通のY-アドレスラインYと共に1対の駆動ライ ンD1、D2も組込まれている。脳動ラインD1、 D 2 上の倡号は、フレーム毎にそれぞれ正と大地 似位、大地低位と負の間で交番する。第3図の回 路では、Yラインが第1世界効果トランジスタT 1のゲートに接続されている。このトランジスタ T1のソースはXアドレスの接点パッドXRに接 税されている。このトランジスタTIのドレーン は、2つ連結されたトランジスタT2、T3のゲ ートに並列に接続されているが、これらのトラン ジスタT2、T3は、相補形のpーチャをネル/ nーチャネルトランジスタか、タンデム式に動作 するエンハンスメント/デブレションモード・ト ランジスタの何れかである。特定の画案がアドレ

スされると、XTドレスとYTドレスの両方がフレーム毎に1回ハイになる。駆動倡号が交番し、 交番する気位が画素電板PRに印加される。XTドレスパルスの終了前にYTドレスパルスが終わるように構成されているため、気荷はトランジスタT2とT3が、そのフレームの継続中、つまり次にラインD1、D2上で駆動電位が逆転するまで、開放したまま保たれる。

機単的な寸法としては、シリコンパーは1mビッチでさしわたし100μm、液晶層の厚さは10μmである。この構造では相当の透明度が与えられ、また同じような寸法のモノリシックデイスプレイに比較して、必要な処理シリコンの低が10分の1に減少する。シリコンパー9は、例えばテーブポンディングにおいてテーブにチップを移す時に用いる技術などを使つて、機械的に配置することもできる。(「テーブ自動ポンディング

特間昭60-181778 (6)

の現况」、T. G. ONeal, Semiconductor International, Pebruary 1981, p33-51、および「超小型電子パッケージング」、G. Sinderio, McGraw Hill, 1968, p249参照)。 機動的なディスプレイでは数百本のパーで足りるため、これは実行可能な方法である。これ以外のテップ伝移方法については優迷する。

X-Y多重式チップエレメントのフラットパネルディスプレイが類4図と第5図に示されている。このディスプレイにおいては、半導体エレメントリはチップの形をとつており、このチップを画楽電低Pに合わせて二次元アレー配列に分布している。各チップりは、画楽電低Pのうちそれが対応する1つ、つまりその一部分と重合している電板だけを制御するのに当てられる。下側の電極支持基板3の表面に、X-とY-マトリックスのアドレスラインX・Yが組込まれている。交番電流倡号駆動ラインDも、基板3上に設けられる。これ

らのラインは図示のように、X-Tドレスライン
Xに対して平行に配列される。各チンプのにはアドレス、感動および両型電低X、Y、D、Pにそれぞれ対応する結合ベッドX、Y、D、Pに関し
まれている。下に来る電低X、Y、D、Pに関し
てベッドX、Y、D、Pを正確に位置付ける仕事
は、前の例の位置決めより礎かしくなつている。
との理由から、直接的なす。接点よりもa。容量
結合の方が、設計の制約の中での許容範囲が大き
くなる。位置決めにおいて妥当な精度を保証する
ために、自己整列技術が採用される。これ以外の
技術の静細については、本明細管の中で後述する
ので、以下を参照されたい。

このような構成のもつ問題点は、XーおよびY ーアドレスラインX、Yが直交して交差しなけれ はならない点にある。これは多重レベルの金属化 を用いることで解決することができる。しかしこ れよりはむしろ、各チップの設計の中で、各タロ

スオーバ毎に概略リンクを組み入れるとともできる。 後者の場合、 標準的なアドレス速度、 例えば 5 0 KHs で、 しや断されたラインに概ね寄生キャパシタンスによる相当の損失が生じる。 これについては第 6 A と第 6 B 図に示す等価回路図で図解されている。 標準的な寸法とインピーダンス値を 以下に示す。

Rt: Yーアドレスラインの各区分の抵抗、各々長さ1 mm、幅10 μm、厚さ1 μm、アルミニウム材料。インピーダンス~5 Ω。

R 1: 橋絡リンクの抵抗、各々長さ 2 0 0 m m、 昭 2 μ m、 厚さ 1 μ m。 インピーダンス~ 5 Ω

C t : トラックからトップ電極までのキャパシ タンス。面積 1 mx 1 0 μm、スペース 1 0 μm、 糖程定数 4 ~ 2 0 。 0.18 p F

¥ライン上の信号は、リンク毎に2 C t / C p ≃ 1 1 %の係数で被変する。この理由から、非反 伝 増幅器 1 5 によつて昇圧増幅が与えられる。第 5 図に示されるように、この増幅に用いるパワーは a c 駆動信号の一部を整弧することによつて誘導され、整流器 1 7 は駆動パット D と接地電信 5 E との間に接続されている。 X T ドレスと Y T ドレスの両方がハイになつた場合、 第 2 トランジスタ T 2 が導電して面索電極 P'をドライブに接続する。 X T ドレスパルスが終わる前に Y T ドレスパルスが終わる と 仮定すると、トランジスタ T 2 は C なる。

ッイストしたネマティック効果セルについては、 約2ポルトのしきい気圧が概単的である。染色し

特開昭60-181778(フ)

たコレステリツク・ネマテイツク位相変換セルに ついては、10μmの厚さの層に対して、それよ り高い10ポルトが緩準的となる。回路の設計に おいて、2つの条件を消たす必裂がある。まず餌 1には、飼御トランジスタT2(第5図)が画業 をオン、オフにできねはならない。将電中そのイ ンピーダンスは、脳励倡号経路の直列インピーダ ,ンスと比較して、それより小さくなければならな い。また将催していない時のインピーダンスは、 それより大きくなければならない。この条件は下 配の場合に容易に消たされる。

トランジスタ・インピーダンス: O N ~ kΩ OFF $\sim G \Omega$

西菜のキャパシタンス(1四平方、10gm間 M, $\epsilon=2$ 0) : 9 0 M Ω @ 1 0 0 Hz

ピックアップおよび感動やヤパシタンス(面積 2×10 m、0.1 μ間隔、ε~3):各30 MΩ @ 1 0 0 Hz

国動ライン抵抗: ~数ΚΩ

第2 亿、画案駅動電圧は、デイスプレイの面積 に且つて処理法がどう変化しても、それと関係な く故晶材料の位相を変えさせるだけのものでなけ ればならない。液晶の切換えが比較的鮮明であり、 しきい似より大きな俳号を印加した場合電力消散 が多少増すとしても、それ以外ほとんどこれとい つた効果がないことは、実に有用なことである。 相当の選択幅が与えられるからである。ビツクア ップ・インピーダンスと駆動キャパシタンスがゼ ロに近い場合、すなわちパッドと電極が良好な接 触状態にある場合、 6 Vの駆動倡号は画楽の両端 で5 Vを生み出す。他方、0.1 μmの間隔は画素 の両端でるVの低圧につながるため、画案を切換 えるために必要な最小限2Vよりまだいくらか超 過している。

チップを通る経路を与えられた信号を昇圧する ためのもう一つの方法は、第7図の国路と構成に

恭くものである。この回路では、各Xアドレスラ インXと平行に通る付加的なラインYYを提用し ている。愈分の結合パッドYYはチップ9の中に 含まれる。ラインYYがYアドレス信号を昇圧す るための余分の低力を支持する。この回路を収施 する上で必要なトランジスタの型式は1つだけで

以上述べた回路では、多数の欠陥が生じ得る。 その中で最も瓜大なものは、トラツクに影響を及 ぼすものである。とのような欠陥は西案の列およ び/または行を完全に損失する結果となることが あるからである。これらの欠陥は、例えば次のよ りな発生の仕方をする。

1. トラツクに開路と短絡が生じる。これはデ イスプレイ組立て前にトラックの試験を行ない、 その後必要に応じて電板パターンをはねるか修繕 することによつて回避できる。瓜大な開路欠陥の 発生を放らすために、信号経路を平行に設けても

良い。この磁の欠陥に対して特に弱い価格したY ーアドレスラインの協合、このことは特に重要で ある。第8図れ示した構成図では、Yープドレス ラインYの区分がXーアドレスラインXとY-昇 **圧ラインYYに平行な方向に伸長されて、1対の** チップ9に連結できるようになつている。各チッ プB内部の接続は各YーラインYの切れた部分の 間に1つの連続的経路、橋絡リンクを与えている。 これらのリンクの何れか 1 つが良好であると仮定 ナれば、Yー信号は伝播されることになる。Yー ラインが不通となる危険は従つて放じられる。

2 チップ上のビックアップ電極の、基板に対 する配置が悪く、トラックを短絡させる。上述の ようにカップリングが容量性である場合、この欠 陥は生じない。

a チップ上の欠陥がラインを短絡させる。C れはチップパッドとタインの間にdc接点を作つ た場合しか、生じたい。全てのトランジスタゲー

持開昭60-181778(8)

トと直列に電流制限用トランジスタを値えること で、保障を与えることができる。

個々の面案の故障による欠陥も考えられる。これらの欠陥は、回路と設計図を二度、三度に作成することで減少できる。容量結合を採用した場合、並列回路の結合パッドで完全にしたものを、各チップの中に組み入れても良い。こうして全体としての応答は平均的となる。これらの並行回路の1つまたはいくつかが故障した場合でも、回路の機能はまだ残されることができる。チップは全部同一設計であるため、故障したチップを交換するのは比較的簡単である。

第9図と10図には、データアドレス式チップ エレメント・フラットパネルデイスプレイ1が示されている。各チップ 8 は、同時に4つの面裏電 低Pと重合する位置に配置される。各チップ 9 は 4つの結合パッドPを組込んでおり、これらのパッドは隣接する面景電板Pと容量的に結合するよ りに配位されている。基板の電極構造3 B b、電 極トランクD, E, Fを組込んでおり、これらの 電極トランクは隣接する対の画業電極の間を1 方向に平行に通つており、それぞれ駆動倡号、アドレス情報を含む個号データ、チンブ対チンブデータを選ぶ。対応する結合パンドロ, E, F が各チンプ9の中に組込まれている。パンドロ, E, F と の間の結合は容量 結合である。

チップの上の回路の機能は、4つの基本的な役割に分類できる。まず第1に、結合パッド D からの。6項力は、残りの回路に電力を与えるべく用いられるためには、整流し、平前化し、安定化しなければならない。第2に、例えば第12回に示した周波数変調信号のような。cデータ入力信号は、次の回路ロジックの応答できる1と0の論理電圧レベルに変換しなければならない。第11回に示すように、との部分の助作は1対のRCフィ

ルタF1,F2と比较器CCとを用いて行なわれ る。各フイルタF1,F2は、異なるカツトオフ で設計されているので、その並列の対は第12図 に示されたものような周波数変調したパルスを区 別することができる。低い方の変闘周波数のパル スが対のフイルタF1,F2に加えられた時、O の論理信号が比較器出力に生まれる。高い方の変 関周波数のパルスが加えられると、 1 の論理信号 が生まれる。第3に、パルス列を解脱せればなら ない。とうして生み出された2遊数の列が、シフ トレジスタS/Rに送られる。レジスタのトラン スフアは、 整流器 R 、平滑化フイルタ P 3 、単安 定Mによつて側御される。各変調パルスの発生に 続いて比較器出力から出現する時間を二進倡号に 与えるくらいの長さに、単安定Mがレジスタのク ロック信号を選延する。レジスタの内容は、2つ 一緒で相関フイルタを提供する直列のコーチャネ ルおよび p ーチャネル包界効果トランジスタのゲー

ートに中継される。0,1の論理シーケンスが相 関フイルタのnとpのチャネルのシーケンスと関 和した時に、一致が脳路される。一旦チップがア ドレスされていることを認識すると、チップはメ モリに対し、連続してデータのピットを送る。各 チップには、多数の異なるアドレスコードに応答 し待る論理回路を組込んでも良い。そうすると1 つのコードを用いて、各チップを個別にアドレス することができる。他のコードを用いて、数個の チップを同時にアドレスすることもできる。こう して西安のライン、またはブロック、あるいは他 のパターンなども単独のコードに応答して生成す ることができるし、パターンの生成を篩じて迅速 にすることができる。チップにはこの目的で、い くつかのアドレス認識回路を並列に含ませても良 い。6つめとして、このメモリはデータを配憶し て、チップにより制御される函案の状態を指示し なければならず、画案は正しい周波数で駆動され

持開昭60-181778 (9)

ねばならない。画素を感動するのに発振器が必要であり、これは無安定によるか、あるいはタイミング信号周波数を分割することによつて与えられる。

情報と電力を選ぶ信号の周波数は、電極トラックのBC時定数により制限される。トラックの抵抗を約5kΩ/m以下に下げたり、キャバシタンスを200pF/m以下にすることは困難である。及さん(単位m)のトラック区分に使用できる最大周波数は従つて、8×10*/4Hzとなる。回路からトラックへローディングすることによつて、これが程度2分の1に似少する。データ速度はこれより1等級小さいものでなければならない。従って、4~3、3mとすれば、最大データ速度は4.0×10*ビット/秒である。情報パケットのスタートを知らせるのに約8ビット必要であり、10*個距のチップのうちアドレスされているのはどれかを示すのに20ビット、チップに対しその

創御下にある4つ程度の画案を更新するためにす べき事を命令するのに12ピット―全部で40ピ ット必要である。とうして総数10°のチップ(4 × 10°の画祭)が、1秒毎に災新できるのである。 これはグラフイックVDUには適当であつても、 TVには余り向かないものである。但し、デイス プレイ全体にエンコーダを1つしか使つてはなら ないという必要性はなく、例えば各ライン毎に 1 つずつ、多数のエンコーダEEを並列に用いても 良いのである。長さ15㎝のラインと1ラインに つき150のチップ(600の画楽を制御)を用 いた場合、西梁は1秒毎に26回更新でき、明ら かにTVへの使用に足りる。スクリーンのサイズ が大きくなる化件なつて、更新速度は急速に低下 する。このため、第13図に示すように、デイス プレイを両側から駆動するのが望ましいが、例え そりしても、さしわたし30cm(12")以上のT Vスクリーンを設計するのは難かしいようである。

次に本発明のデイスプレイを作成する処理技術 について、第14図から第27図を参照しながら 説明することにする。チップ回路21は、表面下 にエッチング止め届25を埋め込んだシリコンウ ェーハ 2 3 に対して、CMOSプロセスを用いて 作成することができる。エッチング止め25とウ エーハ23の固箝面から下がつて、エラストマシ ート27の表面まで、存が食刻される。各々のチ ップ9は、1つの点29(銀14図)において固 定される。次にウエーパが扱ろから食刻されて、 パルクシリコンとエッチング止め届25を除去す る。その後チップ9はエラストマ27を引き延ば すことによつて拡げられてアレーとなる(第16 ~18図)。次にチップ9が電極支持恭板5の上 に固治されて、エラストマシート27は除去され る。第2の電標支持越板3は、パネル1の下部基 板としての働きをする。この悲板上に、頭素電極、 狙力ラインなどを設けるための金属化パターンが

作られる。エラストマ27の伸長にはわずかに不 均一性があり得るため、このパターンをチップ9 と全部の点で顔楽に整列させることが必要である。 このことは、チップ9と共に引き延ばされるエラ ストマ基板の上にマスクパターン31を配置する ことで違成できる。その後このマスクパターンを 使いながら写真印刷技術を用いて、デイスブレイ パネルの下面の上に電極パターンを形成する。あ るいはまた、上側基板5上のチップ9のアレイを 後い角度で照光して、その影を使つて整合する電 低パターンを写真印刷的に生み出すこともできる (第19~23図)。その後基板3と5を一緒に 配置し、パネルに液晶材料7を満たしてシールす

とのブロセスは、下記(I)からGBまでの段階で実 行することができる。

1. p⁺⁺ または埋込酸化物圏の上部に 1 0 μ m のエピタキシャルシリコンを成長させる。 C の埋 込層は、後にエッチング止めとして働くことになる。 塩込酸化物層はイオン注入、シリコンの関係 酸化、あるいは酸化物上にデボジットされたボリ シリコンの再結晶によつて、シリコンの下に生成 しても良い。シリコンはフツ化水素酸の中で関係 酸化することができる。低度ドーブしたシリコン を用いる場合、多孔性フイルムによつてバルクか ら分離されたシリコン構造を作成することができる。全ての場合において、シリコン層はさらにエ ピタキンヤルデボジションすることによつて、厚 くすることができる。

- 2 例えば標準的なCMOSプロセスを用いて、 级積回路 2 1 を作る。
- 3 回路 2 1 を例えば選化物の間など不活性化 個 3 3 で被覆する。(これはスパンタリング、ブ ラズマ補助による化学蒸気デポジション、あるい はチンプ上の金属化がポリンリコンかケイ業化合 物である場合には、化学蒸気デポジションによつ

て生成できる)。

- 4. 不活性化層33をパターン化し、ブラズマまたは例えばエチレンジアミンピロカテコールや水成の水酸化カリウムなどの不等方性エンチング剤を用いて、パターン化した不活性化層33をマスクとして使いながら、エンチング止め25までエンチングする。
- 5. 各チップの一定の点に、例えばホトレジストなどの材料の高さ1 Am、直径3 Amの小球体2 9を置く。これは、チップのいずれかの角に接近して促かれるのが望ましい。
- 6. にかわ被優した平面エラストマシート27の表面上に、構造面を下にして配置する。小球体29は各チップ9とシート27の間の単点接触を保証する働きをする。その構成は第14図に示す通りである。これまでに最良と認められたエラストマは、英国のICI、ブラスチック部門製造の材料である、非晶質のテラフタル酸ポリエチレン

(PFT) である。この材料は、80℃で微視的に も巨視的にも均一に伸びるのに、室温では関性で ある。この材料はまた、安価である上汚染性もな く(炭素、水素、酸素を含むだけである)、化学 的な刺激に対し抵抗性がある。

7. エラストマシート27をホルダ内に装着し、 ウエーハ23の後ろからエッチング止め25に違 するまで、シリコンアレーをエッチングする。

8. エッチング止め層 2 5 を除去して、個々のシリコンチップを分離する。エッチング止め層 2 5 として酸化物を用いた場合、この動作は緩衝剤処理したコッ化水素酸で行なうことができる。あるいはまた、プラズマエッチングやイオンピームフライス削りでエッチング止め層 2 5 を除去しても良い。

A. 必要に応じて、注意深く洗浄、乾燥する。
10. 碑の中に詰まつたり、エラストマを被覆しないよりに扱い角度で蒸溜することによつて、チ

ップ 9 の裏面に金属被値を行なり(第15図と 16図参照)。

11. エラストマシート27をそれぞれの方向に、ゆつくりと4倍に引き伸ばす。これはシート27の周辺に多数のクランプを用いることで遂行できる(第17回と第18回参照)。あるいはまた、シートを把持して静水圧により膨脹させても良い。膨脹したエラストマの形状は、型によつて決定できる。

12 電極支持基板 5 の上に降らして接着する。
この基板 6 の上の連続的電極構造 5 B は、パネル
のアース電極としての働きをする。導電性の接触
剤が使用される。一般に導電性のにかわやはんだ
は不透明であるため、余分の材料は除去される。
このことは、例えばインジウム金属などの適当な
作用物質を用いて基板を被覆し、ホトレジストで
被優し、チンブを接触マスクとして用いて照光し
て、ホトレジストを現像し、露光した作用物質を

持開昭 60-181778 (11)

商解して、残つたホトレジストを除去し、チップ 8の大きさおよび位置に対応するにかわまたはは んだのパンドを残すことによつて、遠成すること ができる。あるいはまた、チップを接着剤の上に 配置し、余類材料を除去する叫これをマスクとし て用いて接着剤を保護することによつて、チップ の下の接着剤だけを残すようにすることもできる。 13. レジスト小球体29を除去する。これは溶 解剤としてアセトンを用いて行なうことができる。 その後エラストマシート27が除去される。

14. デイスプレイパネル1のもう一方の面を形成するのに用いられる基板3は、デイスプレイの電力ラインおよびデータラインと、画菜制御電極Pを生成するペくパターン化されればならない。電力ラインとデータラインは抵抗の低いものでなければならず、アルミニウムなど及質の金属導体でなければならない。液晶画案制御電極は、金属でも良いし、スズ酸カドミウムや酸化インジウム

スズなど透明の導体でも良い。どちらの場合でも、 自動整列技術を使用できるほど引伸しが正確であるとは考えられないため、パターンを実際のテンプ 8 の分布に整列させる必要がある。これは次の 2 方法で発成できる。

パターンが作られる材料は普通をまり不透明で はないので、そのままマスクを提供することには ならない。これをりまく避ける方法の一つに、エ

ラストマを伸長した後パターンの上に金属の薄い 層をデポジットすることがある。次にこの金属を リフトオフによつてパターン化するのである。結 果的に得られる金鮎のパターンは、次にマスクを 作るのに使用され、とのマスクが今度は、下部基 板3上に恒極パターン3 B を写真印刷により形成 するのに用いられる。この2段階プロセスは、各 段階で像の反転が生じるので必要である。2つの 段階を通過することで、元のパターンが回復され て、下部基板3上のパターンはエラストマシート のそれの正確なコピーとなる。写真印刷法を選択 して、下部遊板3上の電極パターンを生成するの に用いる方法を直接的または反転式の方法とした 場合、下部基板 3 上に生成されるパターンはエラ ストマシート27のパターンと同一とすることも、 逆とすることもできる。例えば、エラストマシー ト27が第15図(伸長する前)か第17図(伸 長した後) に図示したのと同じレジストパターン

3 1 を有しており、またリフトオフが用いられる **場合、エラストマ上の金属パターンは第9回に示** したように、下部基板3上の電板パターンに要求 されるものと同様になる。マスクを作るのに用い た写真印刷法が反転法であり、マスク上のパター ンが転写されて下部基板に電極パターンを作る方 法も反転法である場合、第9図の電極パターンが 下部基板上に生み出される。エラストマ上に染料 (例をばプロシニル赤色 G)を用いるか、染料含 有材料を用いてパターンを作る場合であれば、面 倒なりフトオフは回避できる。その染料パターン が異なる波長で吸収する染料を含有する2つの脳 から構成されているとすれば、それは両方共チッ プと整列された2つの異なるパターンを、効果的 に含んでいることにたるのである。リトグラフィ ーマスクとしてエラストマを使用した場合に生ま れる結果は、使用する光の波長により決まること になろう。これによつて、例えば電力ラインには

特問昭 60-181778 (12)

アルミニウム、電極制御エレメント化は酸化インジウムスズと、最なる2つの材料の金属化パターンを両方共テンプパターンと整列させて生成することが可能となる。染料がもしレジスト内にあつたとすれば、そのレジストは染料が吸収しない酸¹

(II) 2番めの方法は、基板 5 をチップ 9 と一緒化、下部基板 3 上の整合電極バターン 3 5 を形成するのに用いることのできる、シャドーマスクとして使用する方法である。このプロセスは第1 9 図に図解されている。回析の問題を避けるためには、チップが実際にレジスト 3 5 の上にあるとすれば 最且である。生まれたシャドー 3 7 は、有用な形状を形成するには明らかに大きすぎるが、装箔されたテップが機に移動されて、も 9 1 度解光が行なわれると仮定すれば、はるかに 夢い形状 3 9 を生むことができる(第20図)。各写真印刷の後次の段階に移る前に、パターン金属化 3 E は 例え

ば関極酸化か二酸化シリコンなど誘電体のデポジ ションによつて不活性化される。

デイスプレイそのものに規則的なパターンを構 袋するのは簡単であるが、1つ問題となるのは、 世力ラインとアドレスラインの蟷部への接続を正 確にすることである。これは2つの技術を超合わ せるととで達成できる。まず、行の端にあるチッ プgを他の場所のものより個広くしておいて、例 えばチップ 9 と下部基板 3 との間にガラス板を抑 入するなどによつて、チップョ ,9'を下部基板 3 から上掛する。1つ以上の光顔が使用される。大 きい方のチップ 9'によつてのみ、完全なシャドー が生み出される(餌21図)。餌2に、1つの方 向に進むシャドーを用いて1組のアドレスライン を作り、反対方向に進むシャドーを用いて1組の アドレスラインを作ることが可能であり、従つて 2 組のラインへの接点はアレーから別々の方向に 外に延びる(第22図)。これら2つの技術を用

いると、第23図に示した型式の構造を作ることが可能となる。1回めの総光をしながらチップ 9 を機に移動して第21図の技術を使用し、次にチップを反対方向の機に移動しても 91回露光することによつて、電極DDが生み出される。

後に述べた技術(I)にはあるタイプの金属化を用いてある形状を作ることができ、異なるタイプの 金属化では別の形状ができるという利点があるが、 前に述べた技術(I)の方が単純で安価であり、従つ て優先して使用されるべきものである。

15. チップ 9 と上部 基板 5 とを底部 基板 3 に接 窓し、液晶材料 7 を消たす。

次に第24 a~24 d 図を参照すると、集積回 路チップをフラットパネルデイスプレイに装着す るさらに別のプロセス用の装置が部分的に示され ている。ウェーハ(図示せず)が装面 40 上に宿 脱可能に取付けられ、分割されて先に説明したよ うなはんだ片 15 を有する9 のような二次元アレ

ーが形成されるが、ことでは1行のチップアレー が図示されている。斜248図に示されるように、 チップ9の上に真空チャック41が配置される。 チャック41は3つめ毎のチップに降接して位置 するように、適当な間路をおいて配置された43 のような穴を有する。 第24 b 図に示されるよう 化、チャツク41の内部領域は真空化されており、 3つめ毎のチップがチャック41によつて持ち上 げられて、表面 4 0 から凝脱される。 離脱したチ ップ 9 は電極支持デイスプレイ基板 3 に転移され る。加熱器47を用いてチップ9を悲板3に取付 けているはんだ片15を溶解する。 战後に、第 2 4 d 図に示されるようにチャックの真空が解放 されて、チャック41が除去される。以上の動作 を必要に応じ繰り返して、多数のチップをデポジ ツトするようにしても良い。 煎24m~244図 では、3つめ毎のチップ9.に位置決めされている ところが示されている。動作が1佾母する毎にチ

持周昭60-181778(13)

ヤックを促き換えて 8 循環與行すれば、全部のチップをデイスプレイ化移すこともできる。

真空チャックは工学技術により作ることができ る。チップはさしわたし数百ミクロンであるため、 適当な大きさと間隔の穴を加工するのは容易でな い。従つて不等方性エンチングで穴あけしたシリ コン面をもつチャックを用いるのが望ましい。 100配向シリコンウエーハの両面をつや出しし て、その上に1 4 m の酸化物層を作り出す。従来 の写真印刷のマスク技術によつて、酸化物層の一 方の面に穴がエッチングされる。次に例えばED Aや、水酸化カリウム水溶液、または水とアルコ ールの混合物など、<111>平面を他の平面に比べ てずつとゆつくりと役食するエッチング剤を用い て不符方的にエッチングされる。これらの手続き については、Proc IEEE 70(5)pp420~457、 1982, 6月号 K.E. Peterson 化配収されている。 シリコンウエーハは<111>平面に達するまでエツ

テングされる。 改留した酸化物層は 5 : 1.のフツ 化アンモニウムとフツ化水累酸を用いて除去され て、穴あけしたシリコンブレートが生み出される。

穴もけしたシリコンプレートには、穴もけ部分に真空逸通するきり穴を有する金属エレメントのような、茲当て支持材が備えられても良い。シリコンプレートか扱当て支持材の何れかには薄がつけられて、支持材の穴、砕、そして投袋にはシリコンプレートの穴という経路で真空逸通が配置される。これによつて支持材に穴をあける際に必要な物形が減じられる。

次に第26図を参照すると、1つのウェーへより規模的に大きなディスプレイにチップを応用するべく、4つ突合わせて配列されたウェーへ50,~504の正方形アレーが示されている。各ウェーへ60は4つそれぞれ異なる種類の64個のチップの正方形アレーである。各チップは52のような正方形で指示されている。ウェーへ50,~504

は全部で16種類のチップを提供する。各々のチップの超類は、それぞれのウェーハのそれぞれの4分の1の区分に配置されている。例えば、第25図の参照符号(0,0)に隣接する16個のチップは、ウェーハ50,の左上の四半分を形成している。図中参照符号(m,n)(m,n=0,1,2,3)は、チップ52の16の種類を同定すると共に、ディスプレイ基板上のチップの位置も指示するものである。最初の参照符号mはm番めのディスプレイコラムを指し、2つめの参照符号nはn番めのディスプレイコラムを指す。

チップは削減したように、ウェーへ60の中で 互いから分離されている。4つのウェーへ全部を 優えるだけの大きさの真空チャックを用いて、各 種類1つのチップをディスプレイに転移する。チャックの穴の間隔は、同一級上にある4つのチップ プの中心間距離に等しい。チャックの穴は二次元 アレーを形成しており、チャックはウェーへの各 四半分の区分から1つのチップを移転して、1つのディスプレイ基板を作り出す。次にチャックの位置を換えて、次の組の異なるチップを次の基板に移転する。このよりな方法は、予め調整したアドレスコードの異なるチップを組込んだディスプレイを形成する場合、特に役にたつものである。

次に第26a図と26b図を参照すると、4段 階の移転手順において、デイスプレイ悲板(図示 せず)の上にそれぞれ配便前と配盤後のチップの レイアウト60と61が示されている。チップレ イアウト60は前述したように個々のチップに分 割されたウェーへに相当する。62などの各チップは、列と行の指数(m,n)を用いて職別され る。このときm,n=0~7で、デイスプレイ基 板上の位置を指示する。

レイアウト60のテップ62は、右側不透明、 左側不透明、トット状、あるいは荷登、と4形成 あるシェージングの何れかを有している。隣接す

特開昭 60-181778 (14)

るもつのチップは全てシエージンクが異なるよう **に配列される。その上、似通つたシエージングの** チップは、チップシエージングの対応するレイア ゥト61のそれぞれの四半区分の中で適当に間隔 をあけて配似される。中心間隔が交互のチップの 中心間隔に祭しい、4×4の正方形アレーの吸引 孔を有する真空チャックが用いられる。これによ つてチャックは、1回の移転段階でそれぞれ1つ のシェージングのチップ全部を上揚することが可 能となる。最初に、チャツクを用いて右側不透明 のシェージングのチップを全部、上掛する。これ らのチップは次に、ディスプレイレイアウト 6 1 の左上四半区分 6.3 に移される。続く8つの移転 段階で、左側不透明シエージング、ドツト、およ びシェージングたしのチップがそれぞれ、デイス プレイ配位図61の右上区分64、左下区分65、 右下区分66に移転される。

すぐ前に述べた手順を用いる動作の中で、多数

の移転動作が必要となる場合、別の方法を用いても良い。第27回も合わせてお照すると、第26 ■四のテンプのレイアクト60は、第1段階で列間の間隔をあけたアレーに配位し直すことができる。これには、1つめの真空チャックをチップの交互列を上揚するべく配位することが必要である。すると2つめのチャックは、各列の交互のチップを配位して、第26b回ディスプレイレイアクト61を再現するように、用いられることになる。この方法の長所は、ディスプレイ基板上のチップの開解がXとYの両方向でチップす法の4倍あるとした場合に明白となる。第26回の方法では、1つのチャックで16段階の移転が必要だれ、第27回の方法では、2つのチャックを用いて8段階となる。

ディスプレイ恭板上にテップまたはパーを配置 するのは、「ピックアップして配置する」機械を 用いても行なりことができる。この方法は、例え

はシリコンパーエレメントのアレーなど、比較的 少数のエレメントを配置するのに向いていると目 える。

4. 図面の倒単な説明

第1図と第2図はそれぞれ、パーを開照をあけて配倒したフラットパネル液晶デイスプレイの一部を示す平面図およびこの平面図の平面 I ー I における拡大断面図、第3図は、第1図と第2図に示したパーの各々に実現される多くの同様の回路の中の1つである典型的な面架制御回路の構成を示す回路図、344のと第5図はそれぞれ、XーYデイスプレイの一部を示す平面図およびもB図は、第4イスプレイの一部を示す平面図をある。第4年の野部も示し、第6人およびもB図は、第4年のの1つに関する等価回路図であり、それぞれ完全な等価回路と単純化した等価回路を示し(昇圧増

幅の詳細は省略)、第7図は、回路図をよび配置 図であつて、第5図の構成に対する代替案を示し、 第8図は、電極のレイアウトの平面図であつて、 並列信号経路でできる使用法を図解しており、第 9 図と第10図はそれぞれ、データアドレス式の . チップエレメント・フラットパネルデイスプレイ の一部を示す平面図およびこの平面図の平面Ⅱー ■における拡大断面図、第11図は、第9,10 図に示したデイスプレイの各チップに組込むこと のできるデコーデイング回路の回路図、第12図 は、第11図のデコーディング回路の各点におけ る個号を示すタイミング図、郎13図はフラット パネルTVスクリーンに用いることができるよう なエンコーダとチップのレイアウトとして考えら れるものを示す略平面図、第14図は、チップを 分離する準備段階において、エラストマ製造板へ の群つきのシリコンウェーへの装労を示す断面図、 無15図と無16図はそれぞれ、伸長する以前の


持開昭60-181778(15)


配列した状態のチップ、マスクパターン、エラス トマを示す平面図と断面図、餌17図と餌18図 はそれぞれ、同一のチップ、マスクパターン、エ ラストマではあるが、伸張後の状態を示す平面図 と断面図、第19~21図は、萎溜したチップ化 <u>影列された電極の作成におけるシャドー技術の使</u> 用法を示し、第22と23図は、シャドー技術に より作られた低極格道を示す平面図、第24 図 ~2-4-1-図は、デイスプレイの製造方法における各 段階を示す、真空チャックとチップアレーの筋面 図、第25図は真空チャックを用いてディスプレ イルを作成するべく4つ突合わせて配覧されたウ エーハを概略的に示す平面図、第26mと26m 図は、デイスプレイ上に配置前と配置袋のチップ アレーを示す略平面図、第27図は、ウェーハか **らチップをデイスプレイ上に配置する手順におけ** る1段階を終わつた後のチップアレーを示す略平 面図である。


1 …フラットパネルデイスプレイ、3,5…世 極支持基板、7 … 版品材料、9 …半導体エレメント、P … m 素電板、Y — Y … T ドレスライン、 D 1,D 2 … 駅 m ライン、15 … 非反転増幅器、 17 … 整流器、21 … 非積回路、23 … シリコン ウエーハ、25 … エンチング止め層、27 … エラ ストマシート、31 … マスクパターン、33 … 不 活性化層、35 … レジスト、41 … 真空チャンク、


> 内内人 イギリス 国 代理人 かせょ 川 ロ 義 雄


図面の浄書(内容に変更なし)





















Fig.12.











Fig.14.

















Fig. 24




Fig.25.





Fig.26a.

9,6	JA S		BB	28	BA		186	60
0,4	4,4	1,4	5,4	2,4	6,4	3/4	7,4	
33/	33			03/	14		13.3	
0,5	4,5	1,5	5,5	2,5	6,5	3,5	7,5	62
99	Jak J	///		19	SES.	35	32	
0,6	4,6	1,6	5,6	2,6	6,6	3,6	7,6	
8 <i>3</i>	ST		BA	33	18/3	33	35	
0,7	4,7	1,7	5,9	2,7	6,7	3.7	7,7	

特開昭60-181778(22)



第1頁の続き

砂発 明 者 ジョン・チャールズ・

イギリス国、ハーフオードシャー、コルウール、オール ド・チャーチ・ロード、シャイアズ・ロツジ(番地なし)

手机机正理

昭和60年3月4日

特許庁長官 志 質

昭和60年特許顯第16367号 1. 専件の表示

フラツトパネルデイスプレイとその製法 2. 発明の名称

3. 補正をする者

事件との関係 特許出歐人

イギリス団 名 称

東京都新宿区新宿 1丁目 1番14号 山田ピル 4. 代 理 人

(郵便番号 160) 電話 (03) 354-8623

弁理士 川 口 袋 (6200)

5. 福正命令の目付 自発 6. 補正により増加する発明の数

國面 7. 福正の対象

正式図面を別紙の通り補充する。 8、袖正の内容

(内容に変更なし)